Cadence Sigrity 是一款專業(yè)的高速電路設計仿真軟件，可以將PCB設計和分析擴展到封裝和電路板之外。軟件基于Sigrity專利技術，可以有效地提升各類高級物理設計的效率。新版本的Sigrity 2019還帶來了全新的功能，優(yōu)化了工作效率。

【主要特色】

　　可以分析板上任意結構的電磁耦合特性，為器件/去耦電容的放置位置以及過孔的排布提供依據(jù)

　　可以提取IC封裝電源網(wǎng)絡與信號網(wǎng)絡的阻抗(Z)參數(shù)及散射(S)參數(shù)，研究電源的諧振頻率以及輸入阻抗，或研究信號的插入損耗及反射系數(shù)，為精確分析電源和信號的性能提供依據(jù); 為時域SSN仿真提供可靠的寬帶網(wǎng)絡參數(shù)模型

　　分析整板遠場和近場的EMI/EMC性能，全三維顯示復雜的近場輻射水平，為解決板級的EMI/EMC問題提供依據(jù)

　　分析板上任意位置的諧振特性，找出系統(tǒng)在實際工作時電源平面上的諧振及波動特性，為電源的覆銅方式及去耦電容的放置位置提供依據(jù)

　　支持疊層以及其他物理設計參數(shù)的假定(What-if)分析，快速評估設計參數(shù)對系統(tǒng)性能的影響

　　基于專利算法的精確直流求解引擎(PowerDC)，可支持從直流(DC)到寬頻段的精確模型提取

　　與三維(3D)IC封裝設計和板級設計工具無縫集成

【串擾仿真】

　　1、打開PowerSI，load layout file。

　　2、點擊“Setup Net Groups”，選擇TX 器件，這里勾選這個線路的CPU U12，點擊下一步。

　　3、選擇RX端，這里勾選這個線路的DDR顆粒U11，點擊下一步。

　　4、確認電源網(wǎng)絡/GND網(wǎng)絡，直接點擊下一步到分組界面，因為只是練習，我們把DDR的地址和數(shù)據(jù)等信號都分為一個組，真正項目需要分清楚；點擊第一個，再shift點擊最后一個，全分為一個組，命名為DDR，然后直接到finish。

　　5、點擊“Setup Trace Check Parameters”設置檢查參數(shù)，默認是勾選阻抗和耦合，設置顯示耦合2%以上，選擇“根據(jù)group檢查”，點擊OK，開始仿真。

　　6、仿真結果又表格形式和layout形式，我們偏向于看layout形式，需要具體點時可以再看表格。

　　7、impedance layout overlay會將CPU和DDR的走線以layout的形式顯示出來，根據(jù)顏色區(qū)分。

　　阻抗柱狀圖也比較直觀，每條線摘出來，這里不僅可以看到哪個地方阻抗偏高偏低，還可以看到走線長度。

　　8、coupling layout overlay通過顏色深淺將串擾強度表現(xiàn)出來，可以看出走線越近的地方串擾越大，一般低于5%信號質量不會受到太大影響。

【破解說明】

　　1、如果安裝有舊版本，先將其卸載刪除；

　　2、前往Disk1\LM目錄，安裝“Cadence License Manager 12.08”并關閉“Cadence許可證服務器配置”窗口

　　3、安裝Cadence Sigrity 3D-EM 2019;

　　3、復制Crack文件下的LicenseManager至：C:\Cadence\，并運行LicenseManagerPubKey.bat；

　　4、復制Tools至：C:\Cadence\SIG3DEM19\，并運行并運行“ToolsPubKey.bat；

　　5、復License.dat至：C:\Cadence\LicenseManager；

　　6、在C:\Cadence\LicenseManager中打開LicenseServerConfiguration.exe，瀏覽添加License.dat；

　　7、在C:\Cadence\LicenseManager中用記事本打開License.dat，刪除下方內容：

　?、?quot;C:\Cadence\SPB_17.2\LicenseManager\cdslmd

　?、?exe" PORT=3000

　　8、在C:\Cadence\LicenseManager中打開lmtools.exe，選擇"Start/Stop/Reread"選項卡，先點擊"Stop Server"再點擊"Start Server"；

　　9、重啟并完成破解。